반도체 '나노 공정'이 대체 뭐길래? 비전문가를 위한 쉬운 설명
사람 머리카락 한 올의 굵기는 약 70,000나노미터다. 최신 스마트폰에 들어가는 반도체 트랜지스터는 그 굵기의 수만 분의 1 수준인 2~3나노미터 크기로 만들어진다. 숫자만 들으면 실감이 안 나는 게 당연하다. 그런데 이 '나노 공정'이라는 개념이 요즘 뉴스에서 미중 무역 갈등, 첨단 무기 개발, 스마트폰 성능 경쟁의 핵심 키워드로 계속 등장한다. 도대체 이게 뭐길래 이렇게 난리일까.
나노 공정이란 무엇인가 — 숫자가 의미하는 것
트랜지스터 크기와 나노미터의 관계
반도체 칩은 수십억 개의 트랜지스터로 이루어져 있다. 트랜지스터는 전기 신호를 켜고 끄는 아주 작은 스위치라고 생각하면 된다. '3나노 공정'이라는 말은 이 스위치 하나의 핵심 부위 크기가 3나노미터 수준으로 만들어진다는 뜻이다. 단, 여기서 주의할 점이 있다. 실제로 트랜지스터의 모든 부위가 정확히 3나노미터인 건 아니다. 이 숫자는 제조사마다 조금씩 다른 기준으로 정의하는 마케팅 겸 기술 지표에 가깝다.
삼성, TSMC, 인텔 같은 회사들이 '몇 나노'를 발표할 때 서로 완전히 동일한 기준을 쓰지 않는다는 사실은 업계에서도 공공연한 비밀이다. 그래서 단순히 숫자만 비교하는 건 함정이 될 수 있다. 그럼에도 숫자가 작을수록 더 정밀한 공정이라는 방향성 자체는 맞다.
왜 작을수록 좋은가
트랜지스터가 작아지면 같은 면적에 더 많이 집어넣을 수 있다. 애플의 A 시리즈 칩 하나에는 수백억 개의 트랜지스터가 들어간다. 더 많은 트랜지스터는 더 많은 연산 능력을 의미하고, 동시에 전력 소모도 줄어든다. 배터리가 더 오래 가면서 성능은 올라가는 이유가 여기 있다. 노트북이나 스마트폰을 쓰다가 '이번 세대는 확실히 빠르네'라고 느낀다면, 그 체감의 상당 부분은 나노 공정 진화 덕분이다.
반도체는 어떻게 만들어지는가 — 공정의 핵심 원리
빛으로 회로를 새기는 기술, 포토리소그래피
반도체 제조의 핵심은 '포토리소그래피(photolithography)'라는 공정이다. 쉽게 말하면, 실리콘 웨이퍼 위에 빛으로 회로 패턴을 찍어내는 과정이다. 필름 카메라로 사진을 현상하는 원리와 비슷하다고 생각하면 된다. 빛에 반응하는 화학물질을 웨이퍼에 바르고, 회로 설계도가 담긴 마스크를 통해 빛을 쏘면 원하는 패턴이 새겨진다.
문제는 회로가 작아질수록 더 짧은 파장의 빛이 필요하다는 점이다. 현재 최첨단 공정에서는 EUV(극자외선)라는 파장 13.5나노미터의 빛을 사용한다. 이 EUV 장비를 만드는 회사는 전 세계에 단 하나, 네덜란드의 ASML뿐이다. 장비 한 대 가격이 수천억 원에 달하고, 제작에 수년이 걸린다. 반도체 공급망이 왜 이렇게 복잡하고 취약한지를 보여주는 단적인 예다.
EUV 장비를 만드는 회사가 전 세계에 하나뿐이라는 사실은, 반도체 산업 전체가 사실상 단일 공급망 위에 올라타 있다는 뜻이다.
클린룸 — 먼지 한 톨도 용납 안 되는 공간
반도체 공장의 클린룸은 수술실보다 수천 배 깨끗하다. 트랜지스터 크기가 수 나노미터 수준이다 보니, 공기 중 먼지 입자 하나가 회로 전체를 망가뜨릴 수 있다. 클린룸 작업자들이 우주복처럼 생긴 '버니 수트'를 입는 이유가 바로 이것이다. 사람 몸 자체가 먼지와 피부 각질을 끊임없이 내보내기 때문이다.
나노 공정이 한계에 부딪히는 이유 — 물리 법칙의 벽
양자 터널링이라는 골칫거리
트랜지스터를 계속 작게 만들면 어느 순간 물리 법칙이 발목을 잡는다. 트랜지스터의 핵심 부위인 게이트 산화막이 수 원자 두께 수준으로 얇아지면, 전자가 벽을 '통과'해버리는 양자 터널링 현상이 일어난다. 스위치를 껐는데도 전류가 새는 것이다. 이는 오류와 발열로 이어진다. 이 문제를 해결하기 위해 업계는 평면 트랜지스터 구조를 3차원으로 세우는 FinFET, 그리고 더 나아가 GAA(Gate-All-Around) 구조로 진화해왔다.
GAA 구조는 게이트가 전자 채널을 사방에서 감싸는 방식이다. 삼성이 3나노 공정에서 GAA를 세계 최초로 양산에 적용했다고 발표한 것도 이 맥락에서 나온 이야기다. 구조를 바꿔서 물리 한계를 우회하는 전략이다.
'무어의 법칙'은 아직 살아있는가
인텔 공동창업자 고든 무어가 1965년에 제시한 '무어의 법칙'은 트랜지스터 집적도가 약 2년마다 두 배로 늘어난다는 경험적 관찰이다. 수십 년간 놀랍도록 잘 맞아왔지만, 최근에는 속도가 눈에 띄게 느려졌다. 물리적 한계에 가까워졌기 때문이다. 업계는 이제 단순히 크기를 줄이는 것 외에 3D 적층, 칩렛 설계, 새로운 소재 도입 같은 방법으로 성능을 끌어올리고 있다.
무어의 법칙이 느려졌다는 건 반도체 산업이 정체됐다는 뜻이 아니다. 게임의 규칙 자체가 바뀌고 있다는 신호다.
나노 공정이 왜 지정학적 무기가 됐는가
첨단 반도체와 국가 안보의 연결고리
최첨단 나노 공정 반도체는 AI 연산, 군사 시스템, 암호화 통신의 핵심 부품이다. 어떤 나라가 이 칩을 자체 생산할 수 있느냐 없느냐는 단순한 산업 경쟁력을 넘어 국방 능력과 직결된다. 미국이 특정 국가에 대해 첨단 반도체 장비와 칩 수출을 제한하는 규제를 강화한 것도 이 이유에서다. EUV 장비의 특정 국가 수출 금지 조치는 그 나라의 첨단 공정 진입 자체를 막는 효과를 낸다.
대만의 TSMC가 전 세계 최첨단 칩 생산의 압도적인 비중을 담당하고 있다는 사실은, 대만 해협의 지정학적 긴장이 곧 글로벌 전자 산업 전체의 리스크로 이어진다는 뜻이다. 이게 왜 반도체 공장 하나 짓는 데 각국 정부가 수조 원의 보조금을 쏟아붓는지를 설명해준다.
한국과 한국 기업의 위치
삼성전자와 SK하이닉스는 이 게임의 핵심 플레이어다. 삼성은 파운드리(위탁 생산)와 메모리 반도체 양쪽에서 경쟁하고, SK하이닉스는 HBM(고대역폭 메모리)으로 AI 반도체 수요의 핵심 공급자 역할을 하고 있다. 나노 공정 경쟁은 한국 경제와 직접 연결된 문제다.
(Opinion: 반도체 나노 공정 경쟁은 결국 '누가 물리 법칙을 가장 영리하게 우회하느냐'의 싸움이다. 순수한 기술 혁신이 지정학적 무기로 변해버린 현실은 불편하지만, 이 현실을 이해하지 못하면 앞으로의 뉴스를 제대로 읽기 어렵다.)
자주 묻는 질문
나노 공정 숫자가 작을수록 무조건 좋은 건가요?
방향성은 맞지만 무조건은 아니다. 공정 숫자가 작아도 설계 최적화, 소프트웨어 효율, 냉각 설계 등에 따라 실제 성능은 달라진다. 또한 제조사마다 '몇 나노'를 정의하는 기준이 다르기 때문에, 숫자만으로 단순 비교하는 건 오해를 낳을 수 있다.
스마트폰 칩과 AI 서버 칩은 같은 공정으로 만들어지나요?
둘 다 최첨단 나노 공정을 사용하지만 목적이 다르다. 스마트폰 칩은 전력 효율이 최우선이고, AI 서버 칩은 연산 처리량이 최우선이다. 그래서 같은 3나노 공정이라도 트랜지스터 배치 방식과 칩 설계 구조가 전혀 다르게 적용된다.
반도체 공정이 1나노 이하로도 갈 수 있나요?
이론적으로는 가능하지만 현실적 장벽이 크다. 실리콘 원자 하나의 크기가 약 0.2나노미터 수준이기 때문에, 1나노 이하 공정은 사실상 원자 몇 개 두께의 구조물을 다루는 셈이다. 업계는 실리콘 대신 새로운 소재를 쓰거나, 2D 소재 기반의 완전히 다른 접근법을 연구하고 있다.
반도체 나노 공정을 이해하고 나면, 뉴스에서 '첨단 칩 수출 규제'나 '파운드리 경쟁'이라는 단어가 나올 때 그 무게감이 달리 느껴진다. 원자 몇 개 크기의 스위치를 수백억 개 찍어내는 기술이 국가 간 패권 경쟁의 핵심 변수가 됐다는 사실은, 기술이 얼마나 깊숙이 정치와 경제에 뒤엉켜 있는지를 보여준다. 그리고 이 경쟁의 끝이 어디인지는, 아직 물리학도 명확한 답을 주지 못하고 있다.
댓글
댓글 쓰기